ケイデンスは4月29日（米国時間）、インテル® 18Aおよびインテル® 18A-Pテクノロジーに最適化された設計IPポートフォリオを大幅に拡充し、最新のインテル® 18Aプロセス・デザイン・キット（PDK）向けにケイデンス®のデジタルおよびアナログ/カスタム設計ソリューションを認定したことを発表しました。ケイデンスは、インテル ファウンドリーとの戦略的パートナーシップを通じて、人工知能と機械学習（AI/ML）、ハイパフォーマンス・コンピューティング（HPC）、高度なモビリティ・アプリケーションにおけるイノベーションとリーダーシップを推進していきます。
ケイデンスは、インテル ファウンドリと密接に協力し、RibbonFET GAA（ゲート・オール・アラウンド）トランジスタやPowerVia BSPDN（バック・サイド・パワー・デリバリー・ネットワーク）など、インテルの18A/18A-Pノードの革新的な機能を最大限に活用する包括的なソリューションを設計、最適化することで、優れたPPA（パワー、パフォーマンス、面積）効率を実現し、最先端SoC設計の市場投入までの時間を短縮します。
インテル® 18A/18A-Pテクノロジ向けのケイデンスの広範な設計IPポートフォリオに追加された最新の製品は、近日中に発売される予定です：
AI工場におけるアクセラレータ・ネットワークのスケールアップとスケールアウトのための最新規格であるUniversal Accelerator Link™ (UALink™) とUltra Ethernet™用の長距離224G SerDes
こちらもお読みください： ゼオンと西濃、EV用カーボンナノチューブペーストを拡大
DDR5 - MRDIMM Gen2で12.8G、AIアプリケーション向けの最新DRAMテクノロジーをサポート
Universal Chiplet Interconnect Express™ (UCIe™) 1.1 48G、高データレートでスケーラブルなチップレットアーキテクチャのためのマルチダイシステムインパッケージ(SiP)の統合をシームレスに促進
最新の消費者標準と互換性のある高度なコンピューティングおよび周辺機器接続IPにより、消費者やモビリティの幅広い要件に対応するスケーラブルな組み込みアプリケーションを実現します：
PCI Express® (PCIe® 3.0)、DisplayPort、イーサネットをサポートする10GマルチプロトコルSerDes PHY
eUSB2 v2.0
MIPI®SoundWire®I3S
ケイデンスの拡張されたポートフォリオには、インテル18Aテクノロジー・ファミリ向けに既に提供されているデザインIPも含まれています：
112G拡張ロング・リーチSerDes、PCIe 6.0、CXL 3.0、優れたビット・エラー・レート（BER）性能により、長距離でも堅牢なデータ・インテグリティを実現
56Gイーサネット用64G MP PHY、マルチスタンダードLPDDR5X/5 - 8533 Mbps
先進パッケージング向けUCIe 1.0 16G
これにより、インテル® 18A/18A-P RibbonFETおよびPowerViaの実装を活用したAI/ML、HPC、モビリティ・アプリケーション向けに、より幅広いIPオプションが提供されます。
インテル® 18Aおよび18A-Pテクノロジ向けの新しいIPに加え、ケイデンスの包括的なAI主導型スイートは、最新のインテル® 18AノードPDKで認定されています。これには、ケイデンスのRTL-to-GDSフロー、ケイデンスのCerebrus® Intelligent Chip Explorer、Genus™ Synthesis Solution、Innovus™ Implementation System、Quantus™ Extraction Solution、Quantus™ Field Solver、Tempus™ Timing Solution、Pegasus™ Verification Systemなどの堅牢なAI主導型ソリューション、およびケイデンスのカスタムIC設計ソリューションが含まれます、Innovus™インプリメンテーション・システム、Quantus™エクストラクション・ソリューション、Quantusフィールド・ソルバー、Tempus™タイミング・ソリューション、Pegasus™検証システムのほか、Cadence Virtuoso® Studio、統合Spectre®プラットフォーム、Voltus™-XFiカスタム・パワー・インテグリティ・ソリューションなどのカスタムIC設計ソリューションが含まれます。
一方、ケイデンスとインテルファウンドリーは、インテル14A-E向けの初期設計技術を共同最適化し、次世代先端ノード向けのケイデンスEDAフローを準備しています。
さらに、ケイデンスとインテルファウンドリーは、EMIB-T（Embedded Multi-die Interconnect Bridge-T）テクノロジを活用した高度なパッケージング・ワークフローの開発で提携しています。このソリューションは、複雑なマルチチップレットアーキテクチャの統合を合理化し、データ変換を排除して設計サイクルを短縮し、早期の熱、シグナルインテグリティ、パワーモデリングとの並行作業を可能にします。また、標準規格への準拠を保証し、リスクを低減することで、インテルテクノロジーの採用を簡素化します。
ケイデンス ケイデンスは、インテル・ファウンドリー・アクセラレータ・アライアンス・プログラムのサポートを継続するとともに、インテル・ファウンドリー・チップレット・アライアンス・プログラムの創設メンバーとして参加しました。ケイデンスはすでに、EDA、IP、デザインサービス、USMAGアライアンスに参加しています。
ソース PRタイムズ
