の研究グループ。 東京大学, NTT, 理化学研究所九州大学 科学技術振興事業団 (株式会社科学技術振興機構（JST）は、メモリとプロセッサを分離した新しい量子コンピュータアーキテクチャを提案しました。この設計は、汎用性・可搬性に優れ、実用的な量子コンピュータにおいて、計算時間の増加を3%程度に抑えながら、必要なハードウェアの規模を40%程度に縮小できるとされています。
本研究では、新しい量子メモリ方式を提案することで、実用的なケースでも約90%のメモリ効率を実現できることを示しました。また、メモリアクセスの局所性を利用したキャッシュ構造や通信遅延を隠蔽する仕組みを導入することで、計算時間の増加を抑制しました。
研究ポジショニング（NTT提供）
従来の量子コンピュータは、量子データをすべて演算可能なレジスタ領域に格納し、量子回路と呼ばれる論理回路を使ってプログラムを実行する「量子回路型」が主流でした。しかし、この方式は計算機のサイズが大きくなりがちで、プログラムが特定の計算機専用に最適化されているため、異なる計算機への移植が難しいという欠点がありました。
こちらもお読みください： シュナイダーエレクトリック、日本企業向けに排出権アドバイザリーサービスを開始
特に、誤り耐性量子計算では、量子ビットを2次元的に配置する方法が主流ですが、従来の設計では、データを格納するセルに隣接して計算支援セルを配置する必要があり、メモリの利用効率が低いという問題がありました。フォールトトレラント量子コンピュータとは、量子ビットのノイズによるエラーが計算中に発生しないように、エラーを訂正しながら計算を行う量子コンピュータのこと。量子コンピュータの実用化には不可欠な技術と言われています。
これらの問題を解決するため、研究グループは、現代のコンピュータで標準的な「ロードストア」アーキテクチャを量子コンピュータに適用することを試みました。ロードストアアーキテクチャとは、コンピュータをメモリとプロセッサに分割し、データをやり取りしながら計算を行うアーキテクチャ。
この方式では、データの移動を「ロード」や「ストア」と呼ばれる抽象的なコマンドで処理するため、プロセッサやメモリの特定の構造に依存しない移植性の高いプログラムを構築することが可能です。また、メモリをデータ格納用に特化できるため、高いメモリ利用効率が期待できます。
研究グループは今後、提案したアーキテクチャをさらに最適化し、実証実験を行う予定。また、量子コンピュータの実用化を加速するため、プログラミング言語やコンパイルの最適化など、より高度な技術の開発も計画しています。
ソース ゼットネット
