ケイデンス・デザイン・システムズ社は、サムスン・ファウンドリー社との新たな複数年パートナーシップを発表しました。この提携により、先進的なSoC、3D-IC、チップレットの開発が加速します。これらの技術は、AIデータセンター、車載システム、次世代コネクティビティに焦点を当てます。この提携により、ケイデンスのAI設計ツールとサムスンの先進プロセス・ノードが統合されます。これらには、SF4X、SF5A、SF2P、SF4Uが含まれます。両社が協力することで、高性能で低消費電力の半導体ソリューションが実現します。
次世代アプリケーション向けIPポートフォリオの強化
今回の契約延長により、ケイデンスはサムスンの先端ノード向けに最適化されたメモリおよびインターフェイスIPソリューションのポートフォリオを拡充します。これらには以下が含まれます：
- LPDR6/5X-14.4G、GDR7-36G、DDR5-9600
- PCIe® 6.0/5.0/CXL 3.2、UCIe™-SP 32G
- 10GマルチプロトコルPHY（USB3.x、DP-TX、PCIe 3.0、SGMIIをサポート）
- 完全なサブシステム・ソリューションのためのコンパニオン・コントローラIP
さらに、SF5Aの車載用LPDDR5X-8533 PHYやSF2Pの32G PCIe 5.0 PHYなどの新しいIPを導入し、要求の厳しいAIやHPCワークロードをサポートします。
こちらもお読みください： 三菱電機、GEベルノバとHVDCチップに関するMoUを締結
フルフロー・クオリフィケーションによるデジタル設計の進化
ケイデンスのフルデジタルフローは、サムスンのSF2Pプロセス上で、サムスンハイパーセルメソドロジを用いた検証に成功しています。また、このフローはサムスンのLLE（Local Layout Effect）タイミングをサポートし、高度な設計の精度を向上させます。両社は、Design and Technology Co-Optimization (DTCO)イニシアチブの下、今後のノードをサポートするために協力を続けています。
Cadence Pegasus™検証システムは、SF2Pおよび追加のSamsungノードで認定されており、大規模で複雑な設計のためのスケーラブルなフィジカル検証を保証すると同時に、厳しい精度と実行時間の目標を達成しています。
アナログIPの2nmへの自動マイグレーション
ケイデンスとサムスンは、4nmアナログ・セル・ベースのIPの2nmプロセスへの移行を自動化し、デザインの完全性を維持しながらターンアラウンド・タイムを大幅に短縮しました。この成果は、次世代設計サイクルの加速と開発コストの削減において、スケーラブルなIP再利用の価値を強調するものです。
ミリ波アプリケーションのためのRF協調設計
両社はまた、サムスンの14nm FinFET技術を使用したmmWaveアプリケーション向けの完全なフロントエンドモジュール（FEM）とアンテナインパッケージ（AiP）の協調設計フローの検証にも成功しました。このリファレンス・フローは、システムレベルの予算策定からレイアウト後の検証まで、IC/モジュール開発を効率化し、TATを短縮します。
スケールでの3D-ICパワーインテグリティ
ケイデンス そして サムスン・ファウンドリー は、3D-IC 開発で協力しています。彼らは、Voltus™ InsightAI、Innovus™、Integrity™ 3D-IC Platformを使用しています。これらのツールは、完全なパワーインテグリティ解析に役立ちます。Voltus InsightAIは、SF2ノードのサムスンの高速CPU設計のIRドロップ問題を修正する際に、80-90%の精度を達成しました。このツールは、トレードオフをほとんどせずに電力と性能を最適化しました。
このパートナーシップは、AI、自動車、コネクティビティにおける迅速なイノベーションのための大きな一歩です。このパートナーシップは、強力なEDAツール、信頼できるIP、高度なプロセス技術によって支えられています。
